PCIe NVMe CXL
Summit M5x 協議分析器/錯誤注入器不僅支持PCIe 4.0 規范而且還支持下一代 PCIe 5.0 (32GT/s) 規范和 Gen-Z 規范的平臺。 這臺SummitM5x 除了高速記錄和分析之外,還為 PCIe 和 Gen-Z 測試引入了新的錯誤注入(干擾)功能。 這 Summit M5x 協議分析儀/錯誤注入器具有 PCIe 4.0“RAS”錯誤和 Gen-Z 干擾注錯測試功能。
Summit M5x 平臺支持 PCIe 5.0,支持高達 32 GT/s 的傳輸速度。 現在使用 PCIe 5 的 Summit M4.0x 用戶可以通過購買軟件許可升級以及他們環境可能需要的必要配套硬件來升級到 PCIe 5.0。 該分析平臺還支持監控和分析其他利用 PCIe 電氣規范但使用自己協議的高速協議(例如 Gen-Z 和 CCIX)。
Summit M5x 引入了一種新的探測方法,無需傳統的采集卡即可與被測系統連接。 這是利用水平插入的基于服務器的系統的理想選擇。 Summit M5x 支持 PCIe 4.0、Gen-Z 和 CCIX,鏈路寬度高達 x16,PCIe 5.0 鏈路寬度高達 x8。 Summit M5x 可以配置高達 128GB 的跟蹤內存,這對于需要長協議記錄的用戶來說是有利的。 協議分析儀可以通過 USB 或通過 1000baseT 以太網遠程控制。 Summit M5x 協議分析儀還可以使用 CrossSync 與 Teledyne LeCroy 的其他高速協議分析儀同步,CrossSync 功能可實現時間對齊的數據包流量以及設計、調試可能需要的來自多個高速串行總線的交叉觸發和驗證。
最高 32GT/s 的速度
憑借支持 PCI Express 4.0/5.0 和 Gen-Z 規范、2.5、5、8、16 和 32GT/s 的數據速率、從 x1 到 x16 的通道寬度以及完整的 128 GB 記錄內存等高級功能, Summit M5x 協議分析器為高級 PCI Express 和 Gen-Z 產品的開發人員和用戶提供更強大的功能和靈活性。 這 Summit M5x 是更專業、更精密的協議分析器。
PCIe 4.0 干擾
Summit M5x 協議分析儀/干擾器具有 PCIe 4.0 干擾測試功能。 Summit M5x 可以修改、替換、插入或刪除 PCIe 根復合體和端點之間的流量,以驗證是否符合設計規范并識別協議行為中的潛在錯誤。 與過去幾年的 PCIe 干擾器不同,注錯根復合體和端點之間的傳輸是在正常運行的 PCIe 規范內完成的,而不是通過創建超出規范的延遲和重新傳輸來破壞規范。 Summit M5x 還引入了 NVMe 和 NVMe-MI 協議干擾。 Summit M5x 上的分析儀和干擾器組合功能使其成為 PCIe 和 NVMe 驗證和開發實驗室的強大測試工具。
PCIe 4.0“RAS”錯誤注入測試
憑借其符合 PCIe 4.0 的干擾能力, Summit M5x 提供了工程師所追求的測試功能,以確保提高系統的穩健性。 此外, Summit M5x 可根據設計規范快速輕松地注入 PCIe RAS(可靠性、可訪問性和可服務性)錯誤,包括可糾正、不可糾正和致命錯誤,以識別潛在的錯誤處理問題。 RAS 測試功能以 16GT/s 的速度支持多達 16 個通道的 PCIe 鏈路,并使用 LinkExpert 軟件運行,以完全自動化系統級錯誤處理和報告機制的測試和驗證。
Gen-Z 干擾
Summit M5x 是支持 Gen-Z 的協議分析儀和干擾器。 Summit M5x 可以在 Gen-Z 請求者和響應者之間注入錯誤并控制流量,以驗證是否符合設計規范并識別協議行為中的潛在錯誤。
強大的視圖
與其他 Teledyne LeCroy 協議分析儀一樣, Summit M5x 利用直觀而強大的 CATC Trace 分析軟件系統,嵌入了對協議層次結構和復雜性的深刻理解。 多彩、直觀且易于使用的圖形顯示使您能夠快速捕獲和驗證 PCI Express 和 Gen-Z 產品設計。
比特級抓取
原始記錄模式 BitTracer 允許在字節通過鏈路時對其進行記錄,從而允許調試 PHY 層問題并將邏輯分析儀格式的功能與協議分析儀格式相結合。
支持局域網
Summit M5x 還支持以太網 LAN 端口作為標準功能。 通過 LAN 連接,工程師可以遠程操作系統(例如,在他們的桌面系統上安裝客戶端軟件,并控制在遠程實驗室中運行的分析儀)。 此外,多位協同工作的工程師可以分時使用一臺分析儀,從而減少了每位工程師對額外分析儀的需求,并提高了產品的成本效益。
可在任何 PCIe 環境中調試
通過利用在新興市場協議分析工具方面的多年經驗,Teledyne LeCroy 的協議分析儀將復雜的功能與實用特性相結合,以加速 IP 核、半導體、存儲、圖形、服務器、工作站、網橋和交換機的開發。